南连文阳2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-22268

(43)公開日 平成8年(1996)1月23日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 9 G 3/36

G02F 1/133

505

審査請求 未請求 請求項の数4 FD (全 8 頁)

(21) 出願番号

(22) 出題日

特層平6-174822

平成6年(1994)7月4日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 大平 栄治

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(72)発明者 石田 一博

千葉県茂原市早野3300番地 株式会社日立

製作所電子デパイス事業部内

(72)発明者 阿部 広伸

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(74)代理人 弁理士 徳若 光政


(54) 【発明の名称】 液晶駆動回路と液晶表示装置

(57) 【要約】

【目的】 簡単な構成により表示品質の向上と動作の安定化を実現した液晶駆動回路と液晶表示装置を提供する。

【構成】 クロックパルスに同期してシリアルに入力された画像データを取り込み、表示タイミング信号に従ってシリアルに取り込まれた画像データに基づいて形成された表示出力信号をパラレルに出力させる液晶駆動回路に入力端子の他に出力回路と出力端子を設けておき、複数からなる液晶駆動回路を縦列形態に接続し、液晶駆動回路における内部配線及び出力回路を遅延手段として用いて各液晶駆動回路毎の表示出力信号の出力タイミングが時間的に分散されるようにする。

【効果】 各液晶駆動回路毎に駆動電流が時間的に分散されるので、高精細化や大画面化においても、実装基板上の電源線に流れるピーク電流値が低減されて電源ノイ/ズによる表示品質の低下や誤動作を防止できる。



【特許請求の範囲】

【請求項1】 少なくともクロックパルスとそれに同期した画像データを取り込み入力回路と、かかる入力回路を通して入力された画像データをシリアルに順次に保持して、表示タイミング信号に従って画像データに基づいて形成された表示出力信号をパラレルに出力させる複数からなる回路と、上記入力信号されたクロックパルスとそれに同期した画像データを出力端子から出力させる出力回路とが1つの半導体集積回路に構成され、上記出力回路が実質的に遅延回路とされてなることを特徴とする液晶駆動回路。

【請求項2】 上記入力回路と出力回路は、制御信号に 従って双方向に信号伝達方向が切り替えられ、これに対 応して入力端子と出力端子が決められるものであること を特徴とする請求項1の液晶駆動回路。

【請求項3】 信号線電極と走査線電極とがマトリックス配置されてなる液晶表示パネルと、少なくともクロックパルスとそれに同期した画像データを取り込み入力回路と、かかる入力回路を通して入力された画像データをシリアルに順次に保持して、表示タイミング信号に従って画像データに基づいて形成された表示出力信号をパラレルに出力させる複数からなる回路と、上記入力信号を出力端子から出力させる出力回路とが1つの半導体集積回路に構成され、上記出力回路が実質的に遅延回路とされるでなる液晶駆動回路が複数個設けられ、液晶表示パネルの信号線の配置に対応して初段回路の出力回路の信号が次段回路の入力信号として供給されることを特徴とする液晶表示装置。

【請求項4】 上記液晶駆動回路は、シリアルな画像データに対応して複数組に分割され、各組における初段回路の入力端子には、実装基板上に形成された入力信号線に対してパラレルに接続され、各組の初段回路の出力回路の信号が次段回路の入力信号として供給されることを特徴とする請求項3の液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、液晶駆動回路と液晶 表示装置に関し、例えば単純マトリックス方式の液晶表 示パネルを用いて電圧平均化法により駆動されるものに 利用して有効な技術に関するものである。

[0002]

【従来の技術】単純マトリックス方式の液晶表示パネルを線順次方式でかつ電圧平均化法で駆動する場合、走査線電極及び信号線電極に印加する選択/非選択電圧は、例えば特開昭54-2096号公報に記載されているような、電圧平均化法で決められたような一定の電圧である。

[0003]

【発明が解決しようとする課題】単純マトリックス方式

の液晶表示パネルを駆動する信号線駆動回路では、シリアルに取り込まれた画像データを一斉にパラレルに出力させる。そして、交流化駆動のために、交流化信号が反転すると、液晶表示パネルの信号線電極に供給される表示出力信号が一斉に極性が反転させられる。高精細化や画面の大型化に伴い信号線数が増大し、複数個からなる液晶駆動回路がほぼ一斉に表示出力信号を送出させるために、駆動電流が実装基板上の電源線に集中して流ることとなって大きなノイズを発生させてしまう。液晶表示パネルにおいては、走査線電極と信号線電極の交点に容量に加えられる1H期間の実効電圧により液晶画の点灯/非点灯を制御するため、上記のようなノイズの発生によって実効電圧が変化して点灯/非点灯の濃淡ムラを生じさせたり、実装基板において信号線に伝わり他の入力信号を歪ませて誤動作させてしまうという問題が生じる。

【0004】この発明の目的は、簡単な構成により表示 品質の向上と動作の安定化を実現した液晶駆動回路と液晶表示装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0005]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、クロックパルスに同期して シリアルに入力された画像データを取り込み、表示タイ ミング信号に従ってシリアルに取り込まれた画像データ に基づいて形成された表示出力信号をパラレルに出力さ せる液晶駆動回路に入力端子の他に出力回路と出力端子 を設けておき、複数からなる液晶駆動回路を縦列形態に 接続し、液晶駆動回路における内部配線及び出力回路を 遅延手段として用いて各液晶駆動回路毎の表示出力信号 の出力タイミングが時間的に分散されるようにする。

[0006]

【作用】上記した手段によれば、各液晶駆動回路毎に駆動電流が時間的に分散されるので、高精細化や大画面化においても、実装基板上の電源線に流れるピーク電流値が低減されて電源ノイズによる表示品質の低下や誤動作を防止できる。

[0007]

【実施例】図1には、この発明に係る液晶駆動回路を用いた液晶表示装置の一実施例の概略プロック図が示されている。同図には、液晶表示パネルとその信号線(セグメント)に供給される表示出力信号を形成する液晶駆動回路及びそのコントロール回路が代表として例示的に示され、液晶表示パネルの表示に必要な走査線駆動回路は本発明に直接関係が無いので省略されている。

【0008】液晶表示パネルLCDの縦方向に延長されるようにされる信号線電極は、高精細化のために高密度に形成される。それ故、半導体集積回路装置により構成

される液晶駆動回路の出力端子のピッチと、上記液晶表示パネルLCDの信号線電極のピッチとを合わせ込むために、特に制限されないが、信号線は奇数番目と偶数番目のものを駆動する液晶駆動回路が上下に振り分けられる。

【0009】例えば、下側に設けられた液晶駆動回路SDL1~SDL5…等は、奇数番目の信号線を駆動するようにされ、上側に設けられた液晶駆動回路SDR1~SDR5…等は、偶数番目の信号線を駆動するようにされる。このように駆動回路を表示パネルの上下に振り分けることにより、液晶駆動回路からみた液晶表示パネルの信号線のピッチを2倍に広くでき、液晶駆動回路の出力端子とそれに接続される液晶表示パネルLCDの信号線のピッチをほぼ合わせ込むことができる。

【0010】この実施例の液晶駆動回路SDL1~SDR5等は、それぞれが入力端子と出力端子を持つようにされる。つまり、入力端子からはシリアルに入力される画像データDATAと交流化信号及びクロックパルスTP等が供給される。これらの信号DATA、TPは、そのまま出力回路と出力端子を通して出力させるようにする。

【0011】液晶表示パネルLCDは、高精細化や大画面等により約600本~1000本もの信号線を持つのに対して、半導体集積回路装置により構成される液晶駆動回路は、80ないし160本程度の出力端子しか持ち得ない。そのため、1つの液晶表示パネルLCDを駆動するためには多数個の液晶駆動回路が用いられ、1ライン分のシリアル入力される画像データDATAは、各液晶駆動回路が順次に取り込むようにされる。つまり、パネルの左端の初段の液晶駆動回路SDL1(SDR1)が有効となって、それに対応した画像データDATAの取り込みが終了すると、次段の液晶駆動回路SDL2

(SDR2)が有効となってそれに対応した画像データ DATAを取り込むという動作を繰り返す。

【0012】この実施例では、従来のように実装基板上 に形成された入力信号線に対して液晶駆動回路がパラレ ルに接続されのではなく、各液晶駆動回路を通して順次 にクロックパルスTPとそれに同期して入力されるシリ アル画像データDATAと、交流化信号が供給される。 それ故、下側の液晶駆動回路SDL1~SDL5を例に して説明すると、初段の液晶駆動回路SDL1にシリア ル画像データが取り込まれると、かかる液晶駆動回路S DL1の入力回路及び内部配線と出力回路が信号伝送経 路として用いられて次段の液晶駆動回路SDL2に伝え られる。このとき、上記内部配線や出力回路は、遅延回 路として利用され、次段の液晶駆動回路SDL2に伝え られる入力信号は、コントロール回路CONTから出力 される信号バスの信号DATA、TP等との関係では遅 延させられたものとなる。ただし、上記画像データDA TAや交流化信号とクロックパルスTPとの相対的な時

間関係は保たれているので、その取り込みや表示出力には何ら支障は生じない。以下、上記液晶駆動回路SDL3、SDL4、SDL5…の順に入力信号が伝えられ、その前段回路は遅延回路として作用させられる。

【0013】このため、シリアルに入力された画像データは、各液晶駆動回路SDL1~SDL5等での遅延時間に相当する時間だけずれて順次に液晶駆動回路SDL2~SDL5等に取り込まれるとともに、パラレル出力動作を行う表示タイミングTPも同様に遅延させられるために、上記の遅延時間だけずれて、初段の液晶駆動回路SDL1、第2段目の液晶駆動回路SDL2・・・・図示しない最終段の液晶駆動回路のように表示出力信号が出力される。このことは、上側の液晶駆動回路SDR1~SDR5等においても同様である。

【0014】これにより、表示駆動電流が上記のように 液晶駆動回路の数ずつが分散されて出力されるために、 高精細化や大画面化により信号線の数が増大しても実装 基板上の電源線に流れるピーク電流が分散されて流れることになる。これにより、電源線に流れるピーク電流を 大幅に低減させることができる。

【0015】図2には、この発明に係る液晶駆動回路を用いた液晶表示装置の他の一実施例の概略ブロック図が示されている。同図には、液晶表示パネルとその信号線に供給される表示出力信号を形成する液晶駆動回路及びそのコントロール回路が代表として例示的に示され、液晶表示パネルの表示に必要な走査線駆動回路は本発明に直接関係が無いので省略されている。また、前記のように液晶表示パネルLCDの上側に設けられる液晶駆動回路も省略されている。

【0016】この実施例の液晶駆動回路では、80本な いし160本程度の表示出力信号しか持ち得ないのに対 して、駆動される液晶表示パネルLCDの信号線の数は 髙精細化や大画面化により1000本以上に増大される 傾向にあり、上記液晶駆動回路の数も多くなって、最終 段回路では加算された遅延時間により1つの走査タイミ ング期間に表示出力が間に合わなくなってしまう虞れが ある。つまり、表示データのシリアル取り込み信号の周 期Tの1/2を上限にして最終段の液晶駆動回路に対す る遅延時間を設定する必要がある。逆に、従来回路にお ける電源ノイズのピーク部の時間幅が約20ns程度で あるので、これと同じかそれより大きくなるように最終 段液晶駆動回路の総遅延時間が設定される必要がある。 この実施例では、表示出力数と上記のような遅延時間の 条件を考慮して液晶駆動回路を複数組に分割して構成さ れる。

【0017】この実施例では、液晶駆動回路が奇数番目と偶数番目の液晶駆動回路に2分割される。つまり、第1と第3及び第5段目の液晶駆動回路が初段回路としてコントロール回路CONTから出力される画像データDATAやクロックパルスTP等をパラレルに取り込むよ

うにされる。そして、偶数番目の液晶駆動回路SDL 2、SDL4等は、その前段とされる液晶駆動回路SD L1、SDL3等を通して入力される遅延信号が供給される。

【0018】この構成では、液晶表示パネルLCDの高精細化や大画面化により、いかに液晶駆動回路の数が増大しようとも、表示出力タイミングが2つに分割されるのもであるので、例えば表示データのシリアル取り込み信号の周期Tの1/2を上限にし、電源ノイズのピーク部の時間幅を下限とする範囲を広くでき、各液晶駆動回路での遅延時間の設定が容易になる。

【0019】図3には、この発明に係る液晶駆動回路を用いた液晶表示装置の更に他の一実施例の概略プロック図が示されている。この実施例では、表示出力タイミングが3つに分割する例が示されている。つまり、入力の信号バスに対して、3個ずつの液晶駆動回路SDL1~SDL3等が縦列形態にされるようにする。これにより、液晶駆動回路の出力タイミングを3つに分散させて電源線に発生するピーク電流をほぼ1/3に緩和させることができる。以下、同様に縦列形態にされる液晶駆動回路の数を増加すれば、それに応じて電源線に流れるピーク電流値も低減され、最終的には図1の実施例が最もピーク電流が小さくされるが、反面遅延時間の制約による限界が生じるものとなる。

【0020】図4には、液晶駆動回路の一実施例の概略ブロック図が示されている。この実施例では、入力端子には入力回路としての入力保護回路が設けられる。これらの保護回路を通した信号は、内部配線を通して内部ロジック・駆動回路(ドライバ)等に供給される。内部配線には、バッファ(出力)回路が設けられて出力端子から信号送出を行う機能が設けられる。これらの内部配線での信号伝播遅延時間やバッファ回路での信号伝播遅延時間により、出力端子から出力される信号は、入力端子から入力れる各信号に対して遅延させられるものとなる

【0021】上記入力保護回路は、入力端子から入り込んでくる急峻電流や静電気による破壊から内部回路を保護するとともに、内部ロジックや駆動回路へ信号伝達する際の入力波形の歪の整形と振幅を安定化させる。すなわち、外部と内部配線を電気的に分離させる役割を持ち、半導体装置一般に設けられることが常識となっている回路である。

【0022】入力端子から供給されるタイミング信号は、後述するようなラインクロック信号CL1、データラッチクロック信号CL2、交流化信号Mの3本であり、画像データDATAは、特に制限されないが、4ビットデータとされる。このため、入力端子の合計7本とされる。なお、後述するような駆動電圧発生回路により形成された駆動電圧が入力される入力端子は、一種の電源端子と見做されるので同図では省略されている。

【0023】内部ロジック・駆動回路は、後述するようにシリアル/パラレル変換動作を行うラインデータラッチ回路と、データラッチ回路の出力信号をレベルシフトを行うレベルシフト回路と、このレベルシフト回路を通した出力信号により駆動されて、駆動電圧を出力させる出力MOSFET(ドライバ)から構成される。

【0024】図5には、液晶駆動回路の他の一実施例の 概略ブロック図が示されている。液晶駆動回路においては、前記図1のように液晶表示パネルの上下に振り分けられて実装基板に設けられることが多い。このため、前 記図1の実施例のように入力端子と出力端子とが固定されているときには、表示パネルの上側と下側に配置される液晶駆動回路とでは、一方側では入力端子と出力端子とが順に接続されて実装基板上の配線は最短にされる。これに対して、他方側では、信号伝達方向と入力端子と出力端子とが逆になるため、実装基板上に形成される配線長が長くなるとともに、入力側と出力側とが交差してしまう。

【0025】この実施例では、入力端子と出力端子とを入れ換えて使用できるように、2組の入出力端子に対応してそれぞれ双方向バッファが設けられる。双方向バッファは、入力保護回路を通してシフト方向制御信号がバイレベルなら、入出力端子Lが入力端子とされ、それに対応して設けられた双方向バッファが入力回路として動作させられる。このとき、入力保護回路の機能も兼ねるようにされる。上記のシフト方向制御信号がバイレベルのときには入出力端子Rに対応して設けられた双方向バッファが出力回路として動作させられる。それ故、かかる入出力端子Rは出力端子として則にいられる。このような構成により、例えば図1の下側に設けられた液晶駆動回路として動作させられる。

【0026】逆に、シフト方向制御信号がロウレベルなら、入出力端子Rが入力端子とされ、それに対応して設けられた双方向バッファが入力回路として動作させられる。このとき、入力回路として動作させられる双方向バッファは、上記同様に入力保護回路の機能も兼ねるようにされる。上記のシフト方向制御信号がロウレベルのときには入出力端子Lに対応して設けられた双方向バッファが出力回路として動作させられる。それ故、かかる入出力端子Lは出力端子として用いられる。このような構成により、例えば図1の上側に設けられた液晶駆動回路として動作させられる。

【0027】このような構成により、実装基板上では最短距離をもって液晶駆動回路を縦列形態に接続させることができる。そして、半導体集積回路装置に形成された内部配線が信号伝達経路として利用されるものであるために、実装基板上に形成されるプリント領域を減らすことができ、配線レイアウトの簡素化を図ることができる

ものとなる。

【0028】図6には、この発明に係る液晶駆動回路を液晶表示モジュールに実装したときの一実施例の要部外観図が示されている。この実施例では、特に制限されないが、テープキャリア方式によってなる液晶駆動装置が液晶表示パネルとプリント基板に実装される。画素データとタイミングパルスに対応する入力側アウタリード端子がプリント基板の配線層により電気的に結線される状態が示されている。このようにして、複数個から半導体チップに形成された液晶駆動回路の入力端子と出力端子とが順に接続される。

【0029】図7には、この発明に係る液晶表示装置の一実施例の概略全体ブロック図が示されている。液晶表示パネル制御装置は、マイクロプロセッサCPU等から表示データを受けて、表示パネルの動作に必要なクロックパルスCL1、CL2、表示データDin、フレーム信号FLMを形成する。

【0030】この実施例では、1フレーム(1画面の表示期間)毎に交流化のための極性を切り換えると、比較的低い周波数により極性反転が行われて交流化に伴う画面のチラツキが問題になる。そこで、1フレーム中の複数走査線毎に極性を切り換えて、交流化周波数を数百Hzのように高くして交流化に伴うチラツキを防止する。このため、交流化信号発生回路が設けられ、走査線に選択タイミングに対応したクロックパルスCL1を計数して、複数走査線毎に交流化信号Mの極性を変化させる。

【0031】直列抵抗とオペアンプは、電圧発生回路であり、駆動電圧 $V1\sim V6$ を形成して、走査ドライバ及びデータドライバに供給する。液晶表示パネルは、走査線の数がX1ないしXmom本からなり、信号線がY1ないしYnom本から構成される。これにより、液晶表示パネルは、 $m\times no$ ような画素から構成される。

【0032】走査線駆動回路は、複数の半導体集積回路装置から構成され、クロックパルスCL1により、シフト動作を行うシフトレジスタと、その出力信号を受けて駆動電圧発生回路により形成された駆動電圧V1又はV5とV2又はV6を交流化信号により切り替えて対応する走査線電極に出力させて走査線電極を選択/非選択レベルにする。

【0033】シフトレジスタの出力信号が選択レベルにされると、駆動電圧V1を対応した走査線電極に出力する。このとき、他の走査線駆動電圧は、シフトレジスタの出力信号の非選択レベルに応じて駆動電圧V5にされる。シフトレジスタは、クロックパルスCL1に同期し、上記選択レベルを順次シフトするので、次のタイミングでは、次の走査線電極が代わって選択レベルにされる。このようにして、走査線電極が順次選択される。上記のように、1フレーム中の複数走査線毎に極性を切り換えるものでは、交流化信号Mにより、駆動電圧V1に代えてV2のような選択レベルに、V5に代えてV6の

ような非選択レベルにされる。

【0034】画素データDinは、クロックパルスCL2に同期してシリアル/パラレル変換回路にシリアルに入力される。1走査線分に対応した信号線電極の画素信号は、1H期間(クロックパルスCL1の1周期内)に、クロックパルスCL2に同期してシリアルに入力される。このようにシリアルに取り込まれた1走査線分の画素信号は、パラレルに前記のようなラインデータラッチ回路に取り込まれる。

【0035】信号線駆動回路は、上記のように複数個からなる液晶駆動回路により構成されるものであり、上記のようなシリアル/パラレル変換動作を行うラインデータラッチ回路と、レベルシフト回路に供給してレベルシフトを行う。すなわち、ラインデータラッチ回路は、5V系の回路により構成されており、5Vのようなロウレベルを出力する。これに対して、ドライバはスイッチMOSFETから構成されており、駆動電圧発生回路により形成された駆動電圧V1、V3、V4及びV2のような比較的大きな電圧範囲の電圧をレベル損失なく出力させるように上記ラッチ回路の出力信号をレベルシフト回路によりレベルシフトさせるものである。

【0036】上記の実施例から得られる作用効果は、下記の通りである。すなわち、

(1) クロックパルスに同期してシリアルに入力された画像データを取り込み、表示タイミング信号に従ってシリアルに取り込まれた画像データに基づいて形成された表示出力信号をパラレルに出力させる液晶駆動回路に入力端子の他に出力回路と出力端子を設けておき、複数からなる液晶駆動回路を縦列形態に接続し、液晶駆動回路における内部配線及び出力回路を遅延手段として用いて各液晶駆動回路毎の表示出力信号の出力タイミングが時間的に分散されるようにすることにより、高精細化や大画面化においても、実装基板上の電源線に流れるピーク電流値を低減されるので電源ノイズによる表示品質の低下や誤動作を防止できるという効果が得られる。

【0037】(2) 上記入力回路と出力回路は、制御信号に従って双方向に信号伝達方向が切り替えられる双方向バッファとし、それに対応して入力端子と出力端子が決めるようにすることにより、表示パネルの信号電極の両側に液晶駆動回路を振り分けて設けるときに、実装基板上において上記液晶駆動回路を縦列形態に接続させる配線を最短に形成できるという効果が得られる。

【0038】(3) シリアルな画像データに対応して 液晶駆動回路を複数組に分割し、各組における初段回路 の入力端子には、実装基板上に形成された入力信号線に 対してパラレルに接続し、各組の初段回路の出力回路の 信号が次段回路の入力信号とされるように縦列接続させ ることにより、液晶表示パネルの高精細化や大画面に対 して、表示データのシリアル取り込み信号の周期に対応 した上限の遅延時間と電源ノイズのピーク部の時間幅を 考慮して下限との範囲を広くできるという効果が得られ る。

【0039】以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、表示パネルは、必ずしも高精細化あるいは大画面化されたものでなくともよい。このように信号線の数が少ない場合には、電源装置の電源供給能力の小さな安価なものを用いたり、実装基板に形成される配線を細くしたものを用いることができる等の利点が生じる。

【0040】液晶表示パネルは、上記のような単純マトリックス構成のもの他、TFT(薄膜トランジスタ)を用いた、アクティブマトリッスク構成のものであってもよい。すなわち、この発明は、シリアルに画像データを取り込んで、パラレルに表示信号を出力させる液晶駆動回路と液晶表示装置に広く利用できる。

[0041]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、クロックパルスに同期してシリアルに入力された画像データを取り込み、表示タイミング信号に従ってシリアルに取り込まれた画像データを返れて形成された表示出力信号をパラレルに出力させる液晶駆動回路に入力端子の他に出力回路と縦列形態を設けておき、複数からなる液晶駆動回路を縦列形態を接続し、液晶駆動回路における内部配線及び出力回路を遅延手段として用いて各液晶駆動回路毎の表示出力信号の出力タイミングが時間的に分散されるようにすることにより、高精細化や大画面化においても、実装基板上の電源線に流れるピーク電流値を低減されるので電源ノイズによる表示品質の低下や誤動作を防止できる。

【0042】上記入力回路と出力回路は、制御信号に従って双方向に信号伝達方向が切り替えられる双方向バッ

ファとし、それに対応して入力端子と出力端子が決めるようにすることにより、表示パネルの信号電極の両側に 液晶駆動回路を振り分けて設けるときに、実装基板上に おいて上記液晶駆動回路を縦列形態に接続させる配線を 最短に形成できる。

【0043】シリアルな画像データに対応して液晶駆動 回路を複数組に分割し、各組における初段回路の入力端 子には、実装基板上に形成された入力信号線に対してパ ラレルに接続し、各組の初段回路の出力回路の信号が次 段回路の入力信号とされるように縦列接続させることに より、液晶表示パネルの高精細化や大画面に対して、表 示データのシリアル取り込み信号の周期に対応した上限 の遅延時間と電源ノイズのピーク部の時間幅を考慮して 下限との範囲を広くできる。

【図面の簡単な説明】

【図1】この発明に係る液晶駆動回路を用いた液晶表示 装置の一実施例を示す概略ブロック図である。

【図2】この発明に係る液晶駆動回路を用いた液晶表示 装置の他の一実施例を示す概略ブロック図である。

【図3】この発明に係る液晶駆動回路を用いた液晶表示 装置の更に他の一実施例を示す概略ブロック図である。

【図4】この発明に係る液晶駆動回路の一実施例を示す 概略ブロック図である。

【図5】この発明に係る液晶駆動回路の他の一実施例を 示す概略ブロック図である。


【図6】この発明に係る液晶駆動回路を液晶表示モジュールに実装したときの一実施例を示す要部外観図である。

【図7】この発明に係る液晶表示装置の一実施例を示す 概略全体ブロック図である。


【符号の説明】

SDL1~SDL5, SDR1~SDR5…液晶駆動回路、CONT…コントロール回路、CPU…マイクロプロセッサ。


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【図7】

